中国大学MOOC

计算机组成原理

期末冲刺

主讲人：大成老师

中国大学MOOC　搜索：计组期末突击　或扫此二维码加入

中国大学MOOC　中国大学MOOC搜索：计组期末突击

第二章 运算器

2.3 ALU与定点运算器

中国大学MOOC
中国大学MOOC搜索：计组期末突击

2.3ALU和定点运算器

本小节知识点分析

知识点	主要内容	难度	考频	常见题型	复习要点
1．串行加法器和并行加法器	1-1 全加器结构	★★			了解，为后续知识的基础
	1-2 串行加法器	★★			
	1-3 并行加法器	★★			
2．进位结构和ALU	2-1基本进位函数	★★			
	2-2 串行进位	★★★		填空、选择	
	2-3 并行进位	★★★		填空、选择	
	2-4 ALU	★★★	高频	填空、选择	定性了解
	2-5 不同进位组合的运算器	★★★★	高频	填空、选择、设计	本小节重点，不同组合的进位链是必须掌握的内容
3．运算器	运算器的组成和结构	★★		填空、选择	定性了解

中国大学MOOC

2.3ALU和定点运算器

本小节主要讲解：



2.3ALU和定点运算器

1. 串行加法器和并行加法器

1-1 全加器的结构（了解）

- 有三个输入端， 分别是A_i、B_i和低位进位C_{i-1}
- 有两个输出端S_i和向高位进位的C_i
- 逻辑表达式为：(不需要记忆)

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = A_iB_i + B_iC_{i-1} + C_{i-1}A_i$$

输出和两个输入以及低位进位有关



高位进位是低位进位的函数

2.3ALU和定点运算器

1. 串行加法器和并行加法器

1-2 串行加法器（了解）

- 只有一个全加器的加法器，分 n 次进行相加，完成 n 位字长的加法

例如： 两个4位二进制数相加

需要1个全加器， 进行4次加法

1-3 并行加法器（重点）

- 并行加法器：根据运算位数，决定全加器的个数，全加器的个数和操作数位数相同，能同时对所有位进行求和



并行加法器的结构

例如： 两个4位二进制数相加

需要4个全加器，进行1次加法

2.3ALU和定点运算器

2. 并行加法器的进位结构

2-1 基本进位函数

- 基本进位函数分析：

$$C_i = A_iB_i + B_iC_{i-1} + C_{i-1}A_i$$

$$= A_iB_i + (A_i \oplus B_i)C_{i-1} \Rightarrow C_i = G_i + P_iC_{i-1}$$

若设：$P_i = (A_i \oplus B_i)$ P_i进位传递输出

$G_i = A_iB_i$ G_i进位发生输出

记住

2-2 串行进位

- 每一级的进位都会依赖它前一级的进位，在这种进位方式中，进位信号是逐级产生的，也称行波进位



例如： 4位串行进位

$$C_1 = G_1 + P_1C_0$$

$$C_2 = G_2 + P_2C_1$$

$$C_3 = G_3 + P_3C_2$$

$$C_4 = G_4 + P_4C_3$$

2.3ALU和定点运算器

2. 并行加法器的进位结构

2-3 并行进位

- 并行进位：最高位的进位仅和最低位的进位有关， 和其它的进位无关

$$C_1 = G_1 + P_1C_0$$

$$C_2 = G_2 + P_2G_1 + P_2P_1C_0$$

$$C_3 = G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1C_0$$

$$C_4 = G_4 + P_4G_3 + P_4P_3G_2 + P_4P_3P_2G_1 + P_4P_3P_2P_1C_0$$

不需要记忆，只需要定性了解



- 实现这个逻辑表达式的电路称为先行进位部件，简称CLA部件
- 通过这种进位方式实现的加法器称为全先行进位加法器

2.3ALU和定点运算器

2. 并行加法器的进位结构

2-4 算术逻辑运算单元ALU

- 一个全加器和一个函数发生器构成算术逻辑运算单元ALU
- 逻辑表达式（了解）

$$X_i = \overline{S_2}\,\overline{S_3} + \overline{S_2}S_3(\overline{A_i} + \overline{B_i}) + S_3\overline{S_2}(\overline{A_i} + B_i) + S_2S_3\overline{A_i}$$

$$Y_i = \overline{S_0}\,\overline{S_1}\,\overline{A_i} + \overline{S_0}S_1\overline{A_i}B_i + S_0\overline{S_1}\,\overline{A_i}\,\overline{B_i}$$

$$F_{n+i} = X_i \oplus Y_i \oplus C_{n+i}$$

$$C_{n+i+1} = X_iY_i + Y_iC_{n+i} + C_{n+i}X_i$$

- ALU是功能较强的组合逻辑电路， 能进行多种算术运算和逻辑运算，是组成运算器的核心器件 记住



S_0 S_1	Y_i	S_2 S_3	X_i
0 0	$\overline{A_i}$	0 0	1
0 1	$\overline{A_i}\,B_i$	0 1	$\overline{A_i}+\overline{B_i}$
1 0	$\overline{A_i}\,\overline{B_i}$	1 0	$\overline{A_i}+B_i$
1 1	0	1 1	$\overline{A_i}$

2.3ALU和定点运算器

2. 并行加法器的进位结构

2-4 算术逻辑运算单元ALU

- 常用的ALU芯片
  - 74LS181芯片：是一个4位的先行进位的ALU，它能够完成16种算术运算和16种逻辑运算
  - 74LS182芯片：是专门与74181芯片配套使用的先行进位部件(*CLA*)

- 利用74181和74182设计运算部件

  结合串行进位和并行进位的概念

  - 单重分组跳跃进位链（单级先行进位方式）又称组内并行、组间串行进位方式
  - 双重分组跳跃进位链（多级先行进位方式）：又称组内并行、组间并行进位方式

注意可能出现设计题

2.3ALU和定点运算器

例题： 利用74181和74182器件设计如下三种方案的64位ALU。 （1）行波+CLA； （2）行波+两级CLA； （3）三级CLA。 试比较三种方案的速度与集成电路片数。

典型题目，通过这道题深刻理解通过74181和74182构成不同位数、不同进位机制的运算器设计方案

解： （1）行波+CLA

片内先行，片间串行，共需要16片



由于74181是一个具有CLA的并行进位的ALU， 片与片之间采用的是行波进位

芯片数：16片

每一片的进位都依赖于前一片的进位，所以较慢

2.3ALU和定点运算器

例题： 利用74181和74182器件设计如下三种方案的64位ALU。 （1）行波+CLA； （2）行波+两级CLA； （3）三级CLA。 试比较三种方案的速度与集成电路片数。

解： （2）行波+两级CLA

共需要16片74181，4片74182，每4片74181为一组，用一片74182



- 第一级先行进位在74181内部
- 第二级先行通过74182实现，一个74182负责4个74181的先行进位

一组，一共四组 → 组间是行波进位

芯片数：20

比方案一快

2.3ALU和定点运算器

例题： 利用74181和74182器件设计如下三种方案的64位ALU。 （1）行波+CLA； （2）行波+两级CLA； （3）三级CLA。 试比较三种方案的速度与集成电路片数。

解： （3）三级CLA

在方案二的基础上再增加一篇74182，将方案二的组间行波进位， 改为组间先行进位



- 第一级先行进位在74181内部
- 第二级先行通过74182实现，一个74182负责4个74181的先行进位
- 第三级先行再通过一片74182实现，负责4个分组之间的先行进位

芯片数：21

速度最快

2.3ALU和定点运算器

变形题：

若某计算机系统字长为 64 位，每4位构成一个小组，每4个小组构成一个大组，为实现小组内并行、大组内并行， 大组间串行进位方式， 共需要 （ 16 ）片 74181 和 （ 4 ）片 74182。

每4位构成一个小组， 是一片74181，共需要16片74181；每4个小组组成1个大组，也就是每4片181构成一个大组， 共4个大组；大组内并行，每组需要一片182，所以需要4片74182，大组间串行，不需要74182

2.3ALU和定点运算器

相关题目

1. 串行运算器结构简单， 其运算规律是（ C ）。

A.由低位到高位先行进行进位运算
B.由低位到高位先行进行借位运算
C.由低位到高位逐位运算
D.由高位到低位逐位运算

2. 并行加法器中， 每位全和的形成除与本位相加二数数值位有关外， 还与（ D ）有关。

A. 低位数值大小　　B. 低位数的全和
C. 高位数值大小　　D. 低位数送来的进位

并行加法器， 每位的输出是本位两个输入端和低位的进位的函数

3. 影响并行加法器速度的关键因素是（ 进位信号产生和传递的时间 ）。

并行加法器是一个组合逻辑电路，进位的产生和传递时间决定着它的运算速度 ，当然也包括一些延迟时间

4. 加法器中每位的进位生成信号G为（ B ）。

A. $X_i \oplus Y_i$　　B. $X_i Y_i$
C. $X_i Y_i C_i$　　D. $X_i + Y_i + C_i$

P_i进位传递输出 $P_i = (A_i \oplus B_i)$

G_i进位发生输出 $G_i = A_i B_i$

2.3ALU和定点运算器

3. 定点运算器的基本结构

- 定点运算器：包括ALU、阵列乘除器、通用寄存器、状态寄存器、多路开关、三态缓冲器、数据总线等逻辑部件
- 定点运算器的结构

单总线结构运算器



操作时间最慢

双总线结构运算器



三总线结构运算器



操作时间最快

2.3ALU和定点运算器

本小节需要掌握的内容

- ALU的功能 → **完成算术和逻辑运算，是运算器的核心部件**
- 单重分组跳跃进位链（单级先行进位方式） → **组内并行、组间串行进位**
- 双重分组跳跃进位链（多级先行进位方式） → **组内并行、组间并行进位**
- 运算器 → **运算器的组成**

74181和74182的组合，是最重要的考点

中国大学MOOC

本课时结束 记得复习哦

中国大学MOOC　搜索：计组期末突击　或扫此二维码加入

中国大学MOOC
中国大学MOOC搜索：计组期末突击